

PAT-NO: JP403179730A
DOCUMENT-IDENTIFIER: JP 03179730 A
TITLE: SEMICONDUCTOR MANUFACTURING DEVICE
PUBN-DATE: August 5, 1991

INVENTOR-INFORMATION:

NAME	COUNTRY
TSUJI, YOICHIRO	
MITOMI, YOSHINORI	

ASSIGNEE-INFORMATION:

NAME	COUNTRY
HITACHI LTDN/A	

APPL-NO: JP01317778
APPL-DATE: December 8, 1989

INT-CL (IPC): H01L021/205 , H01L021/302 , H01L021/31

US-CL-CURRENT: 438/796, 438/FOR.407

ABSTRACT:

PURPOSE: To restrain the deterioration in the film quality and the distribution of film thickness by a method wherein the heating means of a substrate to be processed are provided in a load lock chamber.

CONSTITUTION: A wafer 13 is held by multiple protrusions provided on a part of specimen table 2 while a gap is made between the wafer 13 and the specimen table 2. A reaction chamber 10 and a load lock chamber 11 are respectively provided with a heater 1 while respective heater 1 is provided with a piping 19 of an inert gas such as hot N2 or Ar gas (b) as well as outlets 20 of heat conductive molecular gas so as to feed the heat conductive molecular gas heated by the heaters 1 to the gap made between the specimen table 2 and the wafer 13.

COPYRIGHT: (C)1991,JPO&Japio

⑫ 公開特許公報(A) 平3-179730

⑬ Int. Cl.³

識別番号

庁内整理番号

⑭ 公開 平成3年(1991)8月5日

H 01 L 21/205
21/302
21/31B 7739-5F
C 8122-5F
6940-5F

審査請求 未請求 請求項の数 2 (全4頁)

⑮ 発明の名称 半導体製造装置

⑯ 特 願 平1-317778

⑰ 出 願 平1(1989)12月8日

⑱ 発 明 者 辻 洋 一 郎 千葉県茂原市早野3300番地 株式会社日立製作所茂原工場
内⑲ 発 明 者 三 富 佳 典 千葉県茂原市早野3300番地 株式会社日立製作所茂原工場
内

⑳ 出 願 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

㉑ 代 理 人 弁理士 中村 純之助

明 細 書

1. 発明の名称

半導体製造装置

2. 特許請求の範囲

1. ロードロック室と反応室を具備し、処理すべき基板を加熱する手段を上記ロードロック室内に設けたことを特徴とする半導体製造装置。

2. ロードロック室と反応室を具備し、上記ロードロック室内と上記反応室内に処理すべき基板を加熱する手段をそれぞれ設け、かつ上記加熱する手段の少なくとも一方が加熱されたガスを上記基板に当てる構成になっていることを特徴とする半導体製造装置。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、成膜装置、エッチング装置、熱処理装置等の半導体製造装置に係り、特に、ロードロック室を有する半導体製造装置に関する。

〔従来の技術〕

半導体製造装置のうち、枚葉式プラズマCVD

装置を例として説明する。第2図は、従来のCVD装置を示す断面図である。10は反応室、11はロードロック室、13はCVD膜を形成すべきウェハ、1はウェハ13を加熱するためのヒータである。

CVD装置は、第2図に示すように、反応室10とロードロック室11を有する。反応室10内は常時真空状態(例えば0.4Torr)に保たれる。従って、ロードロック室11においては、CVD膜を生成すべきウェハ13の外部からのロードロック室11への搬入、ロードロック室11から反応室10へのウェハ13の搬送、CVD膜生成完了後のウェハ13の反応室10からロードロック室11への搬送、およびCVD膜生成完了後のウェハ13のロードロック室11から外部への取り出しの際に、ロードロック室内11の圧力と反応室10内の圧力を同圧に調整したり、ロードロック室11内を常圧に復帰せたりする構造になっている。

なお、CVD装置は例えば、電子材料別冊、

「超LSI製造・試験装置」、1984年工業調査会発行、69～74頁、「CVD装置」で知られている。
 (発明が解決しようとする課題)

しかし、反応室10内におけるウェハ13のCVD膜の生成処理時間は約1分程度で終了する。そのため、CVD膜生成時におけるヒータ1の熱(例えば400℃)が十分ウェハ13に伝わらないうちに処理が終了してしまう。従って、膜質や膜厚分布の低下が生じる問題があった。

本発明の目的は、膜質や膜厚分布の低下を抑制できる半導体製造装置を提供することにある。

(課題を解決するための手段)

上記の課題を解決するために、本発明の半導体製造装置は、ロードロック室と反応室を具備し、処理すべき基板を加熱する手段を上記ロードロック室内に設けたことを特徴とする。

また、本発明の半導体製造装置は、ロードロック室と反応室を具備し、上記ロードロック室内と上記反応室内に処理すべき基板を加熱する手段をそれぞれ設け、かつ上記加熱する手段の少なくとも

も一方が加熱されたガスを上記基板に当てる構成になっていることを特徴とする。

(作用)

本発明の半導体製造装置では、ロードロック室内にウェハの加熱手段を設けたので、反応室内にウェハが搬送される前にウェハを十分暖めることができ、重要な処理条件の一つである温度条件を十分満たすことができ、膜質、膜厚分布を向上することができる。

(実施例)

第1図(a)は、本発明の一実施例の装置プラズマCVD装置の断面図、第1(b)図は、第1図(a)の平面図、第1図(c)は、第1図(a)のロードロック室および反応室に搬入れられたヒータ部の拡大断面図である。

10は反応室、11はイン側のロードロック室、1はヒータ、2はアルミニウム製の試料台(均熱板)、13はCVD膜を生成すべきウェハ、3はウェハ13を搬送時に上下させるための爪、4は上部電極、5はシールするためのリング、6は

ウェハ13の出入口であるロードロック室11のふた、7はウェハ13をロードロック室11から反応室10へ搬送し、かつ反応室10からロードロック室11へ搬出するためのキャリア、8はウェハ13を搬送、搬出するためのゲート、9は反応室10のふた、17はプラズマを発生させる高周波電源(RF)、18は反応ガス配管、19は加熱されたN₂、Ar、あるいはHeガス等の不活性ガス(熱伝導分子ガス)の配管である。

第1図(b)において、12はアウト側のロードロック室、14はウェハカセット、15は搬送アーム、16は搬送ベルト、第1図(c)において、20は熱伝導分子ガスの流出口である。

第1図(a)と(c)の断面図には示されていないが、ウェハ13は試料台2の一部に数箇所設けた突起によって支持され、ウェハ13と試料台2との間には図示のように隙間が存在する。反応室10およびロードロック室11内にそれぞれヒータ1を設け、第1図(c)に示すように、各ヒータ1内には加熱されたN₂あるいはArガス等

の不活性ガス(熱伝導分子ガス)の配管19と熱伝導分子ガスの流出口20を設け、試料台2とウェハ13との隙間にヒータ1によって暖められた熱伝導分子ガスを流し込む構造になっている。

このような構成の装置を用いて、ウェハ13上にプラズマCVD膜を形成する方法について説明する。反応ガス配管18から送られてくる所定の反応ガスを上部電極4によりシャワー状に分散させ、反応室10内の試料台2上のウェハ13の表面に均一に焼し、反応室10内を低真空(例えば0.4Torr)にし、また、反応室10内をヒータ1により高温(例えば400℃)にすると、反応室10内で反応ガス、真空雰囲気、高温度、およびRFによって生じたプラズマにより反応が起こって所定のCVD膜がウェハ13上に形成される。これらのうち、特に反応室10内の真空雰囲気と温度が重要である。真空雰囲気については反応室10の容量が小さいため(例えば24ℓ)それ程問題とならないが、温度についてはウェハ13上への成膜処理時間が約1分程度と非常に短いため、

従来はヒータ1の熱がウェハ13に十分伝わらないうちに処理が終了してしまうので、膜質、膜厚分布が変化するという問題があった。このような変化が生じると、後のCVD膜エッチング工程においてエッチングレートがばらつきが生じ、微細な半導体装置においては非常に重大な問題となる。しかし、本実施例の装置では、ロードロック室11内にヒータ1を設け、このヒータ1により配管19を介して吸められた熱伝導分子ガスをウェハ13に噴射する構成なので、反応室10内にウェハ13が搬送される前のロードロック室11内における待機時にウェハ13の脱湿、脱ガス、熱伝導が十分行われ、ウェハ13が十分暖められ、CVD膜の重要な生成条件の一つである温度条件を十分満たすことができ、膜質、膜厚分布を向上することができた。なお、ヒータ1とウェハ13とは点接触であり、かつ雰囲気は真空のため、熱伝導効率が極めて悪いが、熱伝導分子ガスをウェハ13に噴射する構成により真空雰囲気においてもヒータ1の熱のウェハ13への熱伝導効率を向

上できた。

以上、本発明の実施例を具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。例えば、上記実施例では、収束式プラズマCVD装置を例に挙げて説明したが、他の成膜装置、エッチング装置、熱処理装置等のウェハを加熱して各種処理を行う各種半導体製造装置に適用できる。他の装置においても、処理前に所定の温度条件を十分満たすことができるので、品質、歩留り、スループット、装置稼働率を向上でき、製造コストを低減できる。また、上記実施例では、ロードロック室をイン側とアウト側の両方に設ける場合を示したが、ロードロック室をイン側アウト側兼用に1つだけ設ける場合にも適用できる。さらに、上記実施例では、試料台2とウェハ13の裏面との隙間に熱伝導分子ガスを流し込む構成にしたが、熱伝導分子ガスを上方からウェハに噴射する構成にしてもよく、また他の加熱手段を用いてもよい。

【発明の効果】

以上説明したように、本発明の半導体製造装置によれば、ウェハへの熱伝導効率を向上できるので、品質、歩留り、装置稼働率を向上でき、製造コストを低減できる。

4. 図面の簡単な説明

第1図(a)は、本発明の一実施例の収束式プラズマCVD装置の断面図、第1(b)図は、第1図(a)の平面図、第1図(c)は、第1図(a)のロードロック室および反応室に囲えられたヒータ部の拡大断面図、第2図は、従来のCVD装置を示す断面図である。


- 1…ヒータ
- 2…試料台(均熱板)
- 3…爪
- 4…上部電極
- 5…オリング
- 6…ロードロック室のふた
- 7…キャリア
- 8…ゲート

9…反応室のふた


- 10…反応室
- 11…ロードロック室(イン側)
- 12…ロードロック室(アウト側)
- 13…ウェハ
- 14…ウェハカセット
- 15…搬送アーム
- 16…搬送ベルト
- 17…高周波電極(RF)
- 18…反応ガス配管
- 19…熱伝導分子ガス配管
- 20…熱伝導分子ガス出口

代理人弁理士 中村純之助

第 1 図



第 1 図



第 2 図

